用Verilog HDL设计一个4位BCD码计数器

来源：学生作业帮编辑：搜狗做题网作业帮分类：综合作业时间：2024/04/30 05:20:45

用Verilog HDL设计一个4位BCD码计数器
16、BCD码计数器的设计
基本要求：设计一个4位BCD码,具有置数和复位功能,并可以根据外部的拨码开关来选择加1计数还是减1计数,要求能在数码管上面正确显示.在完成基本要求的基础上,可进一步增加功能、提高性能.
使用Verilog HDL程序语言

module bcd (
input i_clk,//clock
input i_rst_b,//reset
input i_set,//set
input [3:0] i_set_data,//
input i_add,//
input i_del,//
output reg [7:0] o_display,
output reg [3:0] o_bcd_data,//
output reg o_over_flow,//
output reg o_under_flow//
)
parameter C_OVER_B = 4'B1001;
parameter C_ZERO_B = 4'B0000;
always @(posedge i_clk or negedge i_rst)
if (!i_rst)
begin
o_bcd_data
再问： �ɲ��Գ��ͼ��
再答： ��ͼ��ָʲô�� ͼ�� ʵ�ֿ�ͼ��
再问： ʵ�ֿ�ͼ

用Verilog HDL设计一个4位BCD码计数器 1.用Verilog HDL的行为描述设计一个带进位输入,输出的1位全加器用T触发器设计一个带进位标志的余3BCD码同步加法计数器. 请帮我用Verilog设计一个计数器用Verilog HDL写8位超前进位加法器程序? verilog HDL Verilog HDL的一个程序是什么意思? 一道数字电路题,用T触发器设计一个带进位标志的余3BCD码同步加法计数器,要求列出状态表,求出电路的驱动方程和输出方程. verilog hdl 中的符号超前进位加法器?怎样用Verilog HDL 实现8位超前进位加法器本人需要完成《基于Verilog HDL的8位超前进 74161集成计数器设计一个带进位的八进制计数器电路. 有关verilog HDL语言的