用74LS90组成八进制计数器,
来源:学生作业帮 编辑:搜狗做题网作业帮 分类:综合作业 时间:2024/04/30 03:54:45
用74LS90组成八进制计数器,
是时钟信号输入端(下降沿有效),Q3、Q2、Q1、Q0是输出8421BCD码,计数值由0(0000)到9(1001).第二片采用5进制计数模式,clkb是时钟输入(下降沿有效),Q3、Q2、Q1是输出(Q0可以不接),计数值由0(Q3Q2Q1:000)到4(Q3Q2Q1:100).
下图中4072是4输入的或门,4072的输出为Q3+Q2+Q1+Q0,即只有当计数到”0000“时4072的输出才为低电平0,其他情况4072的输出为高电平1.当第一片74LS90计数到9(1001)时4072的输出为1,再来一个CLK下降沿第一片74LS90计数值为0,072的输出由高电平1变到低电平0,相当于给第二片74LS90一个CLK下降时钟信号,第二片74LS90计数值加1.
两片计数值由0到49,50个数,实现了50进制.
下图是仿真图,你在对应加上电源和地接线就行了,若没有4072你也可以用2输入的或门,只要能实现Q3+Q2+Q1+Q0的结果接到第二片的时钟信号端CLKB(1脚)就行.
再问: 不好意思,没看到图哦!
下图中4072是4输入的或门,4072的输出为Q3+Q2+Q1+Q0,即只有当计数到”0000“时4072的输出才为低电平0,其他情况4072的输出为高电平1.当第一片74LS90计数到9(1001)时4072的输出为1,再来一个CLK下降沿第一片74LS90计数值为0,072的输出由高电平1变到低电平0,相当于给第二片74LS90一个CLK下降时钟信号,第二片74LS90计数值加1.
两片计数值由0到49,50个数,实现了50进制.
下图是仿真图,你在对应加上电源和地接线就行了,若没有4072你也可以用2输入的或门,只要能实现Q3+Q2+Q1+Q0的结果接到第二片的时钟信号端CLKB(1脚)就行.
再问: 不好意思,没看到图哦!
用74LS90组成八进制计数器,
数字电路.设计一个计数器(M=31) 用上74ls90 74ls20 74ls47
用16进制计数器74LS161组成12进制加法计数器.
74161如何构成八进制的计数器?
数字电路实验 :如何将四只 74LS90 级联成四位十进制计数器,实现0000到9999的计数,求电路图,该如何设计
求用74LS90做的数字电子钟电路图 7段译码器用共阴极
74161集成计数器设计一个带进位的八进制计数器电路.
由555产生1KHZ的脉冲然后用2片74ls90分产生1HZ脉冲的电路
求设计一个用74LS161组成的7进加法计数器。(分别用异步清零、同步置零、c置数法实现)电路图及步奏!
用74LS192设计任意进制计数器
74LS160计数器的逻辑符号如题下图所示,画出用它实现模6计数器的电路图
试用74LS161集成计数器构成一个六十进制计数器,要求用反馈预置数法实现